OpenHarmony开发-连接开发板调试应用

在OpenHarmony开发过程中，连接开发板进行应用调试是一个关键步骤，开发者需要在真实的硬件环境中测试和优化他们的应用。本文详细介绍了OpenHarmony开发中连接开发板调试应用的操作步骤。首先，我们需要搭建OpenHarmony的开发环境，正确安装OpenHarmony-SDK和所需的驱动程序。接着，我们通过USB连接方式将开发板连接到开发机。在连接成功后，我们使用DevEco-Studio部署和启动应用。通过监控应用在开发板上的运行情况，我们可以利用日志输出进行问题诊断。

【FPGA】摄像头模块OV5640

OV5640是OV（OMNIVISION）公司设计的一款CMOS图像传感器，本次实验采用正点原子的OV5640摄像头模块，尝试通过该模块使用FPGA获取到图像数据。

FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~

零基础FPGA学习路线

【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)

【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)

FPGA学习笔记-1 FPGA原理与开发流程

简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。

32个关于FPGA的学习网站

帮你整理了32个FPGA学习和资源网站，真的不来看看吗？

鸿蒙Harmony应用开发—ArkTS声明式开发（通用属性：背景设置）

ArkTS声明式开发（通用属性：背景设置）

Docker进阶：Docker Swarm（集群搭建） —实现容器编排的利器

Docker进阶：Docker Swarm —实现容器编排的利器。

玩客云（赚钱宝3代）刷Armbian 6.1.9系统安装Docker+CasaOS+青龙+Home Assistant

通电，去路由器后台，查看连接的设备，找到玩客云设备的IP地址，我这里是192.168.31.186，为了避免以后每次开机都不同IP，可以在路由器后台给玩客云设备设置静态IP，固定不变。注意听电脑有没有响一声（类似插入U盘的声音），听到声音就就会自动开始烧录，等待烧录成功**（如果没有听到声音，就再短接一次，好吧我就是再短接了一次，脸黑）**需要注意的是，主板有区分旧版和新版，短接的位置也不一样，较老的为1.0，新版为 1.3 ，我这个是老版本1.3，新版的不太一样，注意区分。2.一条USB公对公的线；

Verilog基础：三段式状态机与输出寄存

这两类有限状态机的下一状态和输出都是组合逻辑的形式的（指输出不直接来自寄存器的输出），两类状态机的结构如图1、图2所示。图4和图5分别给出了寄存输出的Mealy型状态机和Moore型状态机的结构。上面两图不难理解，但是一个新的问题出现了，即输出会延后一个周期得到，如果既需要当前周期给出输出，又需要对输出寄存，就不能使用当前状态和输入确定输出，而是应该使用下一状态组合逻辑和输入确定输出。对于Mealy状态机，因为需要状态转移和相应状态的输出同时出现，输出寄存器需要保存由下一状态组合逻辑和的输入推导的输出。

Xilinx 7系列FPGA的时钟管理

在7系列FPGA中，时钟管理单元（CMT）包含了混合模式时钟管理器（MMCM）和锁相环（PLL）。PLL是包含了MMCM功能的一个子集。CMT骨干网可用于链接CMT的时钟功能。

FPGA使用XADC测量外部模拟输入电压

使用FPGA内部的XADC对外部输入的模拟信号进行采集、采样，实现多通道ADC采集。

FPGA原理与结构（6）——分布式RAM（Distributed RAM,DRAM）

FPGA中的DRAM，DRAM的配置方式，DRAM的原理与结构，DRAM的实现方式，vivado推断DRAM和BRAM，Distributed RAM

xilinx FPGA 除法器ip核（divider）的学习和仿真（Vivado）

如下图所示，给了正确的r_axis_divisor_tvalid、r_axis_divisor_tdata、r_axis_dividend_tvalid、r_axis_dividend_tdata信号，并将其赋值给除法器IP的输入s_axis_divisor_tvalid、s_axis_divisor_tdata、s_axis_dividend_tvalid、s_axis_dividend_tdata。无余数的情况，可以看到m_axis_dout_tvalid高时，对应的余数都是0。2、分清除数和被除数；

波形发生器设计（频率、占空比、幅值可调）

将文氏电路的电容值固定，电阻替换为可调电位器，这样我们就可以控制产生的正弦波的频率。要注意，放大后的最大幅值与电源的输出功率有关，因此此种方法很容易出现削顶失真，变化范围尽量控制在小范围以内。采用传统电阻分压的方法会导致运放输出功率增大，可能会导致接入负载无法工作的情况，故不能采用。上半部分控制积分电路上半部分的周期，下半部分控制积分电路下半部分的周期，因此R。矩形波的幅值由稳压二极管来控制，锯齿波的幅值与矩形波的幅值之比等于R。上百分号显示的就是占空比，占空比为50%时，输出方波和三角波。

基于x86架构的OpenHarmony应用生态挑战赛等你来战！

为了更快速推进OpenHarmony在PC领域的进一步落地，加快x86架构下基于OpenHarmony的应用生态的繁荣，为北向应用开发者提供一个更加便捷的开发环境，推动OpenHarmony北向应用开发者的增加，助力OpenHarmony在PC领域实现新的突破，由开放原子开源基金会、央视网、江苏省工业和信息化厅、无锡市人民政府、江苏软件产业人才发展基金会、苏州工业园区、无锡高新区等共同承办，鸿湖万联参与共建的“基于x86架构的OpenHarmony应用生态挑战赛” 已于2月1日火热开启，正在踊跃报名中！

CPU、GPU、IPU、NPU、TPU、LPU、MCU、MPU、SOC、DSP、FPGA、ASIC、GPP、ECU、

CPU、GPU、IPU、NPU、TPU、LPU、MCU、MPU、SOC、DSP、FPGA、ASIC、GPP、ECU、

傻瓜式教程--基于FPGA的CYUSB3014双向通信

CYUSB3014是赛普拉斯在近几年推出的新一代USB3.0的外设控制器，可以解决USB2.0带宽限制，或者单独开发USB协议和驱动的难题。赛普拉斯将CYUSB3014简称为EZ-USB FX3，具有高度的灵活特性，开发人员只需要下载FX3的固件库，就能使用USB3.0的功能。目前在一些电子产品中，使用主控器加PHY芯片最流行的方式是用FPGA+FX3这种搭配来实现USB3.0接口的。

【PCB硬件】PCB布线规范技巧

PCB布线规范技巧（很细致）

西南交大计组预备实验1：基于原理图方式的3-8译码电路的设计

注意，为了简化电路，此处设计的是当使能信号s为0时，输出全为低电平0。3.注意老师ppt上的验收要求。2.逻辑功能可写出真值表。